Intel parle de l’Ivytown à 15 cores

Intel a profité de l’International Solid-State Circuits Conference (ISSCC) pour présenter ses processeurs Ivytown à 15 cores connus sous le nom commercial de Xeon E7 v2, comme nous l’anticipions hier. La puce sera compatible avec leSocket LGA2011 et pourra intégrer les cartes compatibles avec les Xeon E5. Les fréquences seront comprises entre 1,4 GHz et 3,8 GHz, elle embarquera deux contrôleurs mémoire DDR3–1867 à deux canaux, elle gèrera 40 lignes PCI-Express, quatre lignes DMI et 60 lignes QPI pour les systèmes multiprocesseurs, selon KitGuru.
Le processeur fait un bond en intégrant un nombre de cores importants. Nous savons aujourd’hui que l’architecture sera gravée en 22 nm et qu’elle contiendra 4,31 milliards de transistors. Les cores seront arrangés de façon différentes par rapport à une architecture multicore classique.
En effet, les cores et leurs mémoires caches L3 sont arrangés par bloc de cinq colonnes, comme le montre le diagramme ci-contre. La raison derrière ce choix est qu’un module peut désactiver les cores et contrôleurs de la colonne de gauche et ainsi passer de 15 à 10 cores ou désactiver la colonne de droite et les rangées supérieures et inférieures pour passer de 15 cores à 6 cores. Le but est évidemment d’optimiser la consommation de la puce.
Contrairement aux bruits que nous rapportions hier, le TDP sera de 140 W (et non de 155 W), ce qui représente moins de 10 W par core. Pour arriver à cette prouesse, Intel utilise des transistors ayant un courant de fuite très faible. Ils ne sont utilisés que dans les parties de la puce ne nécessitant pas des transistors plus performants, mais cela permet d’améliorer le rendement de façon importante.