par La bataille des semi-conducteurs ne se jouera peut-être plus dans la gravure. Alors que la course à la miniaturisation des transistors s’essouffle, une technologie moins médiatisée émerge comme le prochain champ de compétition, à la fois technologique et géopolitique, la liaison hybride (ou collage hybride).
Et si l’européen ASML, qui domine la lithographie depuis vingt ans mais qui ne vend rien en Europe, y apporte le même niveau de performance qu’avec ses machines EUV, l’empaquetage avancé pourrait connaître une mutation profonde. En parallèle, la Chine explore cette voie avec détermination, transformant une contrainte, l’accès refusé aux équipements de pointe, en véritable opportunité stratégique.
Une reconfiguration de la chaîne de valeur
Que deux acteurs aussi différents convergent vers la même technologie n’est pas anodin. La chaîne de valeur des semi-conducteurs, longtemps concentrée sur le front-end, l’étape de gravure des circuits, se déplace progressivement vers l’arrière. Le back-end avancé, et singulièrement l’empaquetage 3D, devrait peser une part croissante de la valeur ajoutée d’une puce.
Les motivations des deux camps diffèrent pourtant nettement. Pour ASML, il s’agit d’une offensive délibérée car il s’agit de capter une portion d’un marché émergent et s’implanter durablement dans l’écosystème de l’intelligence artificielle. L’entreprise l’assume ouvertement, affirmant vouloir étendre son offre au-delà de l’EUV pour répondre aux besoins spécifiques de l’IA. Pour Pékin, la logique est défensive autant que stratégique pour contourner les sanctions technologiques et continuer à progresser sans accéder aux machines EUV les plus avancées.
Pour l’industrie prise dans son ensemble, le message est limpide, l’ère des transistors plats s’achève, et l’avenir appartient à l’empilement intelligent des puces. Reste à savoir si ASML concrétisera réellement cette ambition et à quel horizon. Mais le volume de ses dépôts de brevets, la structuration de ses partenariats industriels et l’alignement avec sa feuille de route rendent peu probable qu’il s’agisse d’un simple effet d’annonce.
Pour la Chine, une nécessité plus qu’un choix
Côté chinois, la liaison hybride ne relève plus de l’option technologique, c’est devenu un impératif. Cette approche permet de réduire la dépendance aux nœuds de gravure les plus avancés tout en délivrant des gains de performance comparables, grâce à l’intégration tridimensionnelle. Les spécialistes parlent parfois de stratégie «More Than Moore» plutôt que de réduire indéfiniment la taille des transistors, on améliore les performances par l’architecture elle-même.
La demande tirée par l’IA
Le contexte économique joue évidemment en faveur de cette technologie. La demande en puces hautes performances atteint des sommets sous l’effet du boom mondial de l’intelligence artificielle générative. Or les accélérateurs, ceux de NVIDIA, d’AMD ou les puces maison des hyperscalers, reposent massivement sur des mémoires HBM (High Bandwidth Memory), construites elles-mêmes en empilant des dies grâce à des techniques de liaison hybride. Autrement dit, l’avenir du calcul comme de la mémoire passe désormais par l’empaquetage 3D.
Un segment encore fragmenté, prêt à être redistribué
Le contraste avec le front-end est frappant. Là où la gravure constitue un marché mature, verrouillé par ASML, le back-end avancé demeure morcelé. Besi (BE Semiconductor Industries), EV Group, Applied Materials ou TEL s’y partagent des niches spécialisées. L’entrée en scène d’ASML pourrait bouleverser cet équilibre, surtout si l’entreprise y applique la même exigence de précision et d’automatisation qui ont fait la réputation de ses lithographes. Les acteurs historiques du segment n’ont sans doute pas fini de sentir le souffle du géant néerlandais.
À savoir
Liaison hybride (hybrid bonding) : technique d’assemblage direct de deux puces (dies) sans intermédiaire, par contact cuivre-cuivre et oxyde-oxyde à l’échelle du micron. Elle permet des empilements plus denses et des interconnexions plus rapides que les méthodes classiques à billes de soudure.
Front-end et back-end : le front-end désigne la fabrication proprement dite des circuits sur les plaquettes de silicium (gravure), dominée par les machines EUV d’ASML. Le back-end correspond aux étapes ultérieures, notamment l’empaquetage (packaging), qui protège la puce et la connecte au reste du système.
Nœuds de gravure : générations de procédés de miniaturisation (7 nm, 5 nm, 3 nm…). Plus le nœud est avancé, plus les transistors sont petits et la puce performante — mais plus la technologie requise est difficile d’accès, et c’est précisément là que se situe le blocage imposé à la Chine.
HBM (High Bandwidth Memory) : mémoire vive empilée en 3D, offrant un débit de données bien supérieur aux mémoires classiques. Elle équipe aujourd’hui tous les grands accélérateurs d’intelligence artificielle, de NVIDIA aux puces conçues en interne par les hyperscalers (Google, Amazon, Microsoft).
More Than Moore : approche consistant à améliorer les performances des puces par l’architecture (empilement, intégration 3D, matériaux) plutôt que par la seule réduction de la taille des transistors, dont les progrès deviennent coûteux et marginaux.
